搜索

组合逻辑电路中为什么TTL与非门电路的输入端悬空时相当于高电平

gecimao 发表于 2019-07-03 21:08 | 查看: | 回复:

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  TTL与非门电路的输入端是三极管的形式,输入端是发射极,在输入端的PN结上,有电阻在内部和电源端VDD连接,所以悬空时,VDD通过电阻和PN接,使得TTL与非门电路的输入端为高电平。

  展开全部从原理图上看,如TTL与非门的输入端是NPN 三极管的发射极,三极管的基极有电阻接电源VCC,

本文链接:http://valerietracy.net/dianliuxingluoji/740.html
随机为您推荐歌词

联系我们 | 关于我们 | 网友投稿 | 版权声明 | 广告服务 | 站点统计 | 网站地图

版权声明:本站资源均来自互联网,如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

Copyright @ 2012-2013 织梦猫 版权所有  Powered by Dedecms 5.7
渝ICP备10013703号  

回顶部